明佳达电子有限公司全新供应CYPRESS CY7C1512KV18-250BZXC 72Mb 250MHz 静态随机存取存储器
功能说明
CY7C1512KV18是1.8V同步流水线SRAM，配备QDR-II架构。QDR-II架构包括两个独立的端口：读取端口和要访问的写入端口内存数组。读端口具有专用数据输出支持读操作，写端口
有专用数据输入以支持写操作。QDR-II架构有单独的数据输入和数据输出完全消除需要“扭转”与共同存在的数据总线I / O设备。访问每个端口是通过一个公共地址总线。读取和写入地址
的地址被锁定输入（K）时钟的交替上升沿。访问QDR-II读写端口完全独立于一个端口另一个。为了最大化数据吞吐量，包括读取和写入端口配备DDR接口。每个地址位置都是与18位字（CY7C1512KV18）依次突然进入或退出设备。因为数据可以传入和传出两个输入时钟（K和K和C）的每个上升沿都有器件和C），内存带宽最大化，同时简化系统设计通过消除总
线转向。
通过端口选择完成深度扩展使每个端口能够独立运行。所有同步输入都通过由...控制的输入寄存器K或K输入时钟。所有数据输出都通过输出由C或C控制的寄存器（或单个时钟中的K或
K域）输入时钟。写入是在片上进行的同步自定时写电路。
特征
■ 独立的独立读写数据端口
❐ 支持并发交易
■ 333 MHz时钟，用于高带宽
■ 所有访问都有2个字的突发
■ 读取和写入均为双倍数据速率（DDR）接口
端口（以666 MHz传输的数据）为333 MHz
■ 两个输入时钟（K和K），用于精确的DDR时序
❐SRAM 仅使用上升沿
■ 两个输入时钟，用于输出数据（C和C），以最大限度地减少时钟
歪斜和飞行时间不匹配
■ 回波时钟（CQ和CQ）简化了高速数据捕获
系统
■ 单个多路复用地址输入总线锁存地址输入
用于读取和写入端口
■ 单独的端口选择深度扩展
■ 内部同步自定时写入
■ 当DOFF时，QDR™-II以1.5周期读取延迟运行
被断言为高
■ 操作类似于具有1个循环读取延迟的QDR-I设备
当DOFF被置为低电平时
■ 提供x8，x9，x18和x36配置
■ 完整数据一致性，提供最新数据
■ 核心V DD = 1.8V（±0.1V）; IO V DDQ = 1.4V至V DD
❐ 支持1.5V和1.8V IO电源
■ 采用165球FBGA封装（13 x 15 x 1.4 mm）
■ 提供无铅和非无铅封装
■ 可变驱动器HSTL输出缓冲器
■ JTAG 1149.1兼容的测试访问端口
■ 锁相环（PLL），用于精确数据放置
品牌：CYPRESS 型号：CY7C1512KV18-250BZXC 批号：1219+ 1337+ 封装：BGA
实物图
联系QQ：1668527835
电话：13410018555
网站首页：www.hkmjd.com
来自：深圳市明佳达电子有限公司
