描述：
5CSEBA5U23C7N是基于台积电 28 纳米低功耗 (28LP) 工艺技术构建而成的Cyclone® V SE SoC FPGA。它提供一个 8 输入自适应逻辑模块 (ALM) 和精度可调数字信号处理 (DSP) 模块，可支持高达 13.59 兆位 (Mb) 的嵌入式内存。
该系列在单个 Cyclone® V 片上系统 (SoC) 中紧密集成了双核 ARM® Cortex®-A9 MPCore 处理器、硬核 IP 和 FPGA。它支持超过 128 Gbps 的峰值带宽，在处理器和 FPGA 架构之间集成了数据一致性。
主要功能
嵌入式内存块
M10K：具有软纠错码 (ECC) 的 10 千位 (Kb) 内存块。
内存逻辑阵列块 (MLAB)：640 位分布式 LUTRAM，最多可将 25% 的 ALM 用作 MLAB 内存。
通用 I/O
875 兆位每秒 (Mbps) 的低压差分信号 (LVDS) 接收器和 840 Mbps 的 LVDS 发射器。
400 MHz/800 Mbps 外部内存接口。
片上终端 (OCT)。
支持 3.3 V 电压，驱动强度高达 16 mA。
外部内存接口
在 Cyclone® V SoC 设备上，HPS 中的额外硬核内存控制器支持 DDR3、DDR2 和 LPDDR2 SDRAM 设备。
硬处理器系统 (HPS)
HPS 由双核 Arm* Cortex* -A9 MPCore* 处理器、一组丰富的外设和共享多端口 SDRAM 内存控制器组成。
基本参数：
规格代码：SR50G
类型：Cyclone® V SE SoC FPGA
逻辑元素（LE）：85000
自适应逻辑模块 (ALM)：32075
自适应逻辑模块 (ALM) 寄存器：128300
结构和 I/O 相锁环路 (PLL)：6
最大嵌入式内存：4.45 Mb
数字信号处理 (DSP) 区块：87
数字信号处理 (DSP) 格式：Variable Precision
硬处理器系统 (HPS)：Single Arm* Cortex*-A9 or Dual-core Arm* Cortex*-A9
硬内存控制器：是
外部内存接口 (EMIF)：DDR2, DDR3, LPDDR2
I/O 数量：288
封装：UBGA-672
应用：
• 下一代驱动器的能效
• IP 闭路电视监控
• 高清 (HD) IP 摄像头
