深圳市明佳达电子有限公司优势原装现货供应LMK04033BISQE LMK04033具有级联PLL的低噪声时钟抖动清除器
品牌 | NS/国半 |
封装 | LLP |
批号 | 10+ |
描述
LMK04033精密时钟调节器系列可提供低噪声抖动清除,时钟乘法和无需高性能压控晶体振荡器(VCXO)模块即可分配。用一个级联的PLLatinum™架构与LMK04033系列的外部晶体和变容二极管组合提供低于200飞秒(fs)的均方根(RMS)抖动性能。
级联架构包括两个高性能锁相环(PLL),一个低噪声晶体振荡器电路和高性能压控振荡器(VCO)。第一个PLL(PLL1)提供低噪声抖动消除器功能,而第二个PLL(PLL2)执行时钟生成。可以配置PLL1可以与外部VCXO模块一起使用,也可以将集成的晶体振荡器与外部晶体一起使用,并且变容二极管。当以非常窄的环路带宽使用时,PLL1使用了出色的近相噪声(低于50 kHz的偏移)的VCXO模块或晶体来清洁输入时钟。PLL1的输出用作PLL2的干净输入参考,它在其中锁定了集成VCO。PLL2的环路带宽可以是经过优化,可消除远距离相位噪声(高于50 kHz的失调),其中集成的VCO优于PLL1中使用的VCXO模块或晶体。
LMK04033系列具有双冗余输入,五个差分输出和一个可选的默认时钟充电。输入块配备了信号丢失检测功能以及自动或手动选择参考时钟。每个时钟输出包括一个可编程分频器,一个相位同步电路,一个可编程延迟,以及LVDS,LVPECL或LVCMOS输出缓冲器。默认启动时钟可用于CLKout2,可用于为现场可编程门阵列(FPGA)或微控制器,在系统加电期间对抖动清除器进行编程。
特征
•级联的PLLatinum™PLL架构
–锁相环
–鉴相器速率高达40 MHz
–集成式低噪声晶体振荡器电路图
–双冗余输入参考时钟与LOS
–锁相环2
–的标准化[1 Hz] PLL噪声本底为-224分贝/赫兹
–鉴相器速率高达100 MHz
–输入倍频
–集成式低噪声VCO
•超低RMS抖动性能
–150 fs RMS抖动(12 kHz – 20 MHz)
–200 fs RMS抖动(100 Hz – 20 MHz)
•LVPECL / 2VPECL,LVDS和LVCMOS输出
•上电时的默认时钟输出(CLKout2)
•五个专用通道分频器和延迟积木
•引脚兼容的时钟设备系列
•工业温度范围:-40至85°C
•3.15 V至3.45 V操作
•封装:48引脚WQFN(7.0 x 7.0 x 0.8毫米)
应用领域
•数据转换器时钟
•无线基础设施
•网络,SONET / SDH,DSLAM
•医疗类
•军事/航空航天
•测试与量测
•视频
实单者请联系陈先生:
电话:0755-83957301 13410018555
QQ:1668527835
http://www.hkmjd.com/proclass-read-id-683615.html